課程介紹《Xilinx FPGA接口設(shè)計(jì)與實(shí)現(xiàn)》課程主要講授基于FPGA的數(shù)字系統(tǒng)和接口電路設(shè)計(jì)的關(guān)鍵技術(shù)，從各方面引導(dǎo)學(xué)員深入學(xué)習(xí)理解FPGA數(shù)字系統(tǒng)以及接口開(kāi)發(fā)的本質(zhì)。

課程內(nèi)容結(jié)合了講師大量的工程科研和教學(xué)實(shí)踐成果，理論豐富，實(shí)驗(yàn)內(nèi)容合理，具有非常強(qiáng)的系統(tǒng)性和實(shí)用性，可以引導(dǎo)學(xué)員快速提高FPGA數(shù)字系統(tǒng)設(shè)計(jì)水平，從而能夠完成設(shè)計(jì)，縮短開(kāi)發(fā)時(shí)間，降低開(kāi)發(fā)成本。本課程為期兩天，為FPGA開(kāi)發(fā)系列經(jīng)典課程，需要學(xué)員具備數(shù)字電路等基礎(chǔ)知識(shí)，期望以軟、硬結(jié)合的方式由淺入深的將參訓(xùn)人員帶入高的FPGA設(shè)計(jì)領(lǐng)域，并熟練地掌握FPGA外設(shè)開(kāi)發(fā)實(shí)用技巧。課程采用Xilinx Vivado軟件和Xilinx FPGA開(kāi)發(fā)板進(jìn)行實(shí)驗(yàn)，講解原理將通過(guò)老師帶學(xué)員上機(jī)實(shí)驗(yàn)來(lái)驗(yàn)證說(shuō)明，不僅加深學(xué)員的隨堂理解，也可以為學(xué)員以后的工程實(shí)現(xiàn)提供一份參考模版。

此外，基于Xilinx芯片的數(shù)字接口開(kāi)發(fā)技術(shù)同樣適用于Altera、Lattice等廠家的FPGA芯片，因此本門(mén)課程具有典型的指導(dǎo)參考。

主辦單位：北京中際賽威文化發(fā)展有限公司（請(qǐng)聯(lián)系132中際賽威6985劉老師7695）

研修時(shí)間：2025年11月28 - 29日 （兩天授課）

研修地點(diǎn)：北京

培訓(xùn)對(duì)象：課程適合于使用Xilinx FPGA器件進(jìn)行科研和產(chǎn)品開(kāi)發(fā)的工程技術(shù)人員，也適合于相關(guān)領(lǐng)域的教師和研究生。參加學(xué)習(xí)的學(xué)員只需要具有數(shù)字電路的基礎(chǔ)知識(shí)即可完成本課程的學(xué)習(xí)。

工具平臺(tái)：培訓(xùn)課程使用的部分軟硬件工具由培訓(xùn)方提供。

軟件工具：Xilinx Vivado 2020.2 硬件工具：性能好的PC機(jī)；Xilinx ZYBO板卡。

課程內(nèi)容由以下6章：

1章 高能FPGA體系結(jié)構(gòu)與平臺(tái)設(shè)計(jì)

1.1 FPGA底層架構(gòu)與可編程邏輯資源深度解析

1.2 底層原語(yǔ)級(jí)深度應(yīng)用

1.3 FPGA電氣特性與IO接口電平標(biāo)準(zhǔn)分析

1.4 FPGA分類(lèi)、性能評(píng)估與選型策略

1.5 高速AXI總線協(xié)議剖析

1.6 基于Vivado的FPGA資源進(jìn)階分析

2章 低速接口協(xié)議設(shè)計(jì)與工程實(shí)現(xiàn)

2.1 RS232/RS485/RS422異步串行通信機(jī)制與實(shí)現(xiàn)

2.2 I2C多控制串行總線設(shè)計(jì)與實(shí)現(xiàn)

2.3 SPI高速同步串行接口設(shè)計(jì)與實(shí)現(xiàn)

2.4 EMIF外部存儲(chǔ)及DSP接口設(shè)計(jì)與時(shí)序分析

2.5 基于UDP協(xié)議棧的以太網(wǎng)接口實(shí)現(xiàn)

2.6 低速接口深入淺出手寫(xiě)實(shí)驗(yàn)

3章 SERDES高速接口深入解析

3.1 SERDES接口基本原理

3.2 發(fā)射/接收鏈路底層結(jié)構(gòu)

3.3 工程化SERDES解決方案與IBERT眼圖分析

3.4基于AURORA協(xié)議的萬(wàn)兆光纖接口進(jìn)階實(shí)驗(yàn)

4章RapidIO高速互連接口設(shè)計(jì)與實(shí)現(xiàn)

4.1 RapidIO協(xié)議層結(jié)構(gòu)與傳輸機(jī)制深度解析

4.2 Xilinx RapidIO IP核配置與定制化設(shè)計(jì)

4.3 Xilinx RapidIO端點(diǎn)設(shè)計(jì)實(shí)例

5章 PCI Express總線體系與DMA高速傳輸技術(shù)

5.1 PCIe 協(xié)議深度解析

5.2 Xilinx PCIe解決方案與IP核深入使用

5.3 基于PCIe DMA的高速數(shù)據(jù)鏈路設(shè)計(jì)與驅(qū)動(dòng)聯(lián)調(diào)實(shí)例

6章 DDR高帶寬存儲(chǔ)與HBM超高帶寬存儲(chǔ)實(shí)現(xiàn)

6.1 存儲(chǔ)接口演進(jìn)與體系結(jié)構(gòu)分析

6.2 DDR3存儲(chǔ)控器設(shè)計(jì)原理及FPGA實(shí)現(xiàn)

6.3 Xilinx MIG IP核配置與性能優(yōu)化

6.4 DDR3存儲(chǔ)典型實(shí)現(xiàn)（實(shí)驗(yàn)）

6.5 基于Ultrascale+的HBM超高帶寬存儲(chǔ)技術(shù)與應(yīng)用實(shí)例

主講老師：工學(xué)博士，主要從事遙感信息實(shí)時(shí)處理領(lǐng)域的研究，具有豐富的FPGA開(kāi)發(fā)經(jīng)驗(yàn)，負(fù)責(zé)和參與過(guò)多個(gè)FPGA相關(guān)項(xiàng)目的開(kāi)發(fā)，包括高速采集存儲(chǔ)平臺(tái)、壓縮及解壓縮信號(hào)處理平臺(tái)、圖像實(shí)時(shí)檢測(cè)處理平臺(tái)等等。

培訓(xùn)費(fèi)用及注意事宜：1.培訓(xùn)費(fèi)：3900元/人 (含培訓(xùn)費(fèi)、午餐費(fèi)、講義資料費(fèi)等)。2.培訓(xùn)期間食宿統(tǒng)一安排，費(fèi)用自理。

證書(shū)頒發(fā)： 培訓(xùn)結(jié)束后由主辦單位向參會(huì)單位學(xué)員頒發(fā)結(jié)業(yè)證書(shū)。

251128北京Xilinx-FPGA培訓(xùn)關(guān)于接口設(shè)計(jì)與實(shí)現(xiàn)通知

251128北京XilinxFPGA培訓(xùn)關(guān)于接口通知